记者12月23日从中国科学技术大学获悉，该校教授潘建伟、朱晓波、彭承志和副教授陈福升等，基于超导量子处理器“祖冲之3.2号”在码距为7的表面码上实现了低于纠错阈值的量子纠错，使得我国达到了“低于阈值，越纠越对”的关键里程碑，为未来大规模容错量子计算奠定关键技术基础。

实现容错通用量子计算机的必要条件是通过量子纠错抑制量子比特的错误率以满足大规模集成的要求。表面码是目前最成熟的量子纠错方案之一。通过表面码将多个物理量子比特编码成一个逻辑量子比特，原理上随着物理比特数目（即码距）的增加，逻辑比特的错误率能够不断降低。

然而，量子纠错需要引入大量额外的量子比特和量子门操作，导致更多的噪声源和错误通道。如果物理量子比特的原始错误率过高，增大纠错码距带来的额外错误反而会淹没纠错带来的收益，导致“越纠越错”。在所有错误类型中，“泄漏错误”尤为致命——量子比特会脱离预定的计算能级，进入无法通过表面码直接纠正的无效状态。随着系统规模的扩大，泄漏错误的累积效应将成为阻碍纠错性能提升的主要瓶颈。

因此，全球量子纠错研究的焦点在于不断降低物理比特的各类错误水平，特别是抑制泄漏错误，使系统的整体操控精度突破一个严苛的“纠错阈值”。只有跨越这一阈值，量子纠错才能产生正向净收益，实现“越纠越对”的理想效果。实现“低于阈值”的量子纠错，成为衡量量子计算系统能否从实验室原型走向实用化的关键分水岭。

近期，中国科大团队基于107比特“祖冲之3.2号”量子处理器，提出并成功实践了一种全新的“全微波量子态泄漏抑制架构”。在“祖冲之3.2号”处理器本身具备的高精度单双比特门操作、长相干时间等优异性能基础上，研究团队结合全微波量子态泄漏抑制架构，实现了码距为7的表面码逻辑比特。

实验结果显示，逻辑错误率随码距增加显著下降，错误抑制因子达到1.4，证明了系统已工作在纠错阈值之下，成功达到了“越纠越对”的目标。同时，研究人员介绍，全微波量子态泄漏抑制架构具有天然的频分复用特性，为未来构建百万比特级量子计算机提供了一种更具优势的解决方案。

该成果以封面论文和“编辑推荐”的形式发表于权威学术期刊《物理评论快报》。（记者何曦悦、戴威）